CERTIFIED COPY OF PRIORITY DOCUMENT 本 国 特 許 庁 PRIORITY DOCUMENT APAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されて いる事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2000年 8月25日

出願番号 Application Number:

特願2000-255424

出 願 人 Applicant(s):

ソニー株式会社

2001年 5月30日

特許庁長官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

0000565003

【提出日】

平成12年 8月25日

【あて先】

特許庁長官殿

【国際特許分類】

H04L 12/56

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

清水 邦敏

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

嶋 久登

【特許出願人】

【識別番号】

000002185

【氏名又は名称】

ソニー株式会社

【代表者】

出井 伸之

【代理人】

【識別番号】

100082131

【弁理士】

【氏名又は名称】

稲本 義雄

【電話番号】

03-3369-6479

【手数料の表示】

【予納台帳番号】

032089

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9708842

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 送信装置および方法、並びにプログラム格納媒体

【特許請求の範囲】

【請求項1】 受信側で処理されるデータを格納している、0または1つ以上の第1のパケットを格納する第2のパケットを送信する送信装置において、

前記第2のパケットの記憶を制御する記憶制御手段と、

前記第2のパケットの大きさが同一となるように、受信側で無視される第3の パケットを前記第2のパケットに挿入する挿入手段と、

前記第3のパケットが挿入され同一の大きさとされた、記憶されている前記第 2のパケットの送信を制御する送信制御手段と

を含むことを特徴とする送信装置。

【請求項2】 前記送信制御手段は、MPEG2-TSである前記第1のパケットを格納するアイソクロナスパケットである前記第2のパケットの、IEEE1394の規格に基づくバスを介する送信を制御する

ことを特徴とする請求項1に記載の送信装置。

【請求項3】 受信側で処理されるデータを格納している、0または1つ以上の第1のパケットを格納する第2のパケットを送信する送信装置の送信方法において、

前記第2のパケットの記憶を制御する記憶制御ステップと、

前記第2のパケットの大きさが同一となるように、受信側で無視される第3の パケットを前記第2のパケットに挿入する挿入ステップと、

前記第3のパケットが挿入され同一の大きさとされた、記憶されている前記第 2のパケットの送信を制御する送信制御ステップと

を含むことを特徴とする送信方法。

【請求項4】 受信側で処理されるデータを格納している、0または1つ以上の第1のパケットを格納する第2のパケットを送信する送信処理用のプログラムであって、

前記第2のパケットの記憶を制御する記憶制御ステップと、

前記第2のパケットの大きさが同一となるように、受信側で無視される第3の

パケットを前記第2のパケットに挿入する挿入ステップと、

前記第3のパケットが挿入され同一の大きさとされた、記憶されている前記第 2のパケットの送信を制御する送信制御ステップと

を含むことを特徴とするコンピュータが読み取り可能なプログラムが格納されているプログラム格納媒体。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、送信装置および方法、並びにプログラム格納媒体に関し、特に、パケットを伝送してデータを送信する送信装置および方法、並びにプログラム格納 媒体に関する。

[0002]

【従来の技術】

IEEE (Institute of Electrical and Electronic Engineers) 1394の規格に基づくバス(以下、1394バスと称する)を介して、アイソクロナス伝送によりデータを送信する送信装置において、MPEG (Moving Picture Experts Group) 2-TS (Transport Stream) データを送信するとき、専用に設けられているCPU (Central Processing Unit) が1394バスのサイクルタイム値などを監視し、送信するデータのサイズなどを制御している。

[0003]

1394インタフェースが設けられたパーソナルコンピュータなどにおいて、安価に構成しなければならないので、このような1394インタフェースは、専用のCPUを有せず、汎用の1394DMA (Direct Memory Access) コントローラにより、サイズなどが制御されたパケットを1394バスに送信しなければならない。

[0004]

図1は、従来の、1394DMAコントローラにより、1394バスを介して、アイソクロナス伝送によりデータを送信する送信装置の構成を示すブロック図である。

[0005]

CPU1は、IDE (Integrated Drive Electronics) コントローラ3を制御し、MP

EG2-TSデータ(以下、TSP(Transport Stream Packet)とも称する)をストレージデバイス2から読み出させて、読み出したMPEG2-TSデータを、CIP(Common Is ochronous Packet)、およびSPH(Souce Packet Header)と共に、アイソクロナスパケットとしてメインメモリ4に格納させる。

[0006]

CPU1は、TSPを格納するアイソクロナスパケットの構成を示す送信パターンの 記述をメインメモリ4に記憶させる。

[0007]

図2は、従来の送信装置により送信されるアイソクロナスパケットを説明する図である。1394バス上をアイソクロナス伝送されるアイソクロナスパケットは、CIP、SPH、およびTSPが、適宜、組み合わされて構成される。

[0008]

図2に示すサイクルタイムn(1394バス上の1つのアイソクロナス伝送のサイクルに対応する)におけるアイソクロナスパケットは、1つのCIP, 1つのSPH、および1つのTSPで構成される。図2に示すサイクルタイムn+1におけるアイソクロナスパケットは、1つのCIPのみで構成される。

[0009]

また、図2に示すサイクルタイムn+3におけるアイソクロナスパケットは、1つのCIP、2つのSPH、および2つのTSPで構成される。

[0010]

図2に示すアイソクロナスパケットに対応して実行される、1394バス上のアイソクロナスパケットの送信のタイミングを示すタイムチャートを図3に示す。

[0011]

このように、1394バス上のアイソクロナス伝送の各サイクルにおいて送信されるアイソクロナスパケットのサイズが同じとは限らない。アイソクロナスパケットの構成を示す送信パターンは、メインメモリ4の送信パターン記述メモリの領域に格納される。

[0012]

CPU1は、1394DMAコントローラ 5に、メインメモリ 4 の送信パターン記述メモ

リの領域に格納されている送信パターンに基づいて、メインメモリ4に格納されているアイソクロナスパケットを1394バスを介して送信させる。

[0013]

IDEコントローラ3は、ストレージデバイス2のデータの記録または読み出しを制御し、CPU1または1394DMAコントローラ5から供給されたデータをストレージデバイス2に記録させ、ストレージデバイス2から読み出したデータを、CPU1、またはメインメモリ4に供給する。

[0014]

メインメモリ4には、送信パターン記述メモリの領域、および送信バッファの 領域が確保される。

[0015]

1394DMAコントローラ 5 は、メインメモリ4の送信パターン記述メモリの領域に記憶されている送信パターンに基づいて、メインメモリ4の送信バッファに格納されているアイソクロナスパケットを、1394バスのアイソクロナス伝送のサイクルに対応してDMA転送し(読み出して)、1394バス上をアイソクロナスパケットとして伝送する。

[0016]

次に、図4のフローチャートを参照して、CPU1による伝送の処理を説明する

[0017]

ステップS11において、CPU1は、IDEコントローラ3に、MPEG2-TSデータをストレージデバイス2から、メインメモリ4の送信バッファに読み込ませる。メインメモリ4の送信バッファに読み込まれたMPEG2-TSデータは、アイソクロナスパケットとされる。

[0018]

ステップS12において、CPU1は、送信バッファ上にあるアイソクロナスパケットの長さを調べて、送信パターン記述メモリに各アイソクロナスサイクルで 伝送されるアイソクロナスパケットの長さを記述する。

[0019]

ステップS13において、CPU1は、送信バッファに格納されている総てのアイソクロナスパケットについて記述したか否かを判定し、送信バッファに格納されている総てのアイソクロナスパケットについて記述していないと判定された場合、ステップS12に戻り、アイソクロナスパケットの長さの記述の処理を繰り返す。

[0020]

ステップS13において、送信バッファに格納されている総てのアイソクロナスパケットについて記述したと判定された場合、ステップS14に進み、CPU1は、送信パターン記述メモリの内容に従って、アイソクロナス伝送を行うように、1394DMAコントローラ5に指令し、処理は終了する。

[0021]

【発明が解決しようとする課題】

しかしながら、総てのアイソクロナスパケットについて送信パターンを記述する処理は、送信するアイソクロナスパケットを格納するための大量のメモリ容量を必要とし、同時に、アイソクロナスパケットの長さを調べなければならないので大きな演算負荷を発生するという問題点があった。

[0022]

本発明はこのような状況に鑑みてなされたものであり、より少ないリソースで パケットを送信することができるようにすることを目的とする。

[0023]

【課題を解決するための手段】

請求項1に記載の送信装置は、第2のパケットの記憶を制御する記憶制御手段と、第2のパケットの大きさが同一となるように、受信側で無視される第3のパケットを第2のパケットに挿入する挿入手段と、第3のパケットが挿入され同一の大きさとされた、記憶されている第2のパケットの送信を制御する送信制御手段とを含むことを特徴とする。

[0024]

送信制御手段は、MPEG2-TSである第1のパケットを格納するアイソクロナスパケットである第2のパケットの、IEEE1394の規格に基づくバスを介する送信を制

御するようにすることができる。

[0025]

請求項3に記載の送信方法は、第2のパケットの記憶を制御する記憶制御ステップと、第2のパケットの大きさが同一となるように、受信側で無視される第3のパケットを第2のパケットに挿入する挿入ステップと、第3のパケットが挿入され同一の大きさとされた、記憶されている第2のパケットの送信を制御する送信制御ステップとを含むことを特徴とする。

[0026]

請求項4に記載のプログラム格納媒体のプログラムは、第2のパケットの記憶を制御する記憶制御ステップと、第2のパケットの大きさが同一となるように、 受信側で無視される第3のパケットを第2のパケットに挿入する挿入ステップと 、第3のパケットが挿入され同一の大きさとされた、記憶されている第2のパケットの送信を制御する送信制御ステップとを含むことを特徴とする。

[0027]

請求項1に記載の送信装置、請求項3に記載の送信方法、および請求項4に記載のプログラム格納媒体においては、第2のパケットの記憶が制御され、第2のパケットの大きさが同一となるように、受信側で無視される第3のパケットが第2のパケットに挿入され、第3のパケットが挿入され同一の大きさとされた、記憶されている第2のパケットの送信が制御される。

[0028]

【発明の実施の形態】

図5は、1394バスを介して、アイソクロナス伝送によりデータを送信する、本 発明に係る送信装置の一実施の形態の構成を示すブロック図である。

[0029]

CPU101は、送信装置全体を制御すると共に、送信プログラムを実行して、IDEコントローラ103を制御し、MPEG2-TSデータをストレージデバイス102から読み出させて、読み出したMPEG2-TSデータをTSPとして、CIP、SPE、およびNulIPacketと共に、アイソクロナスパケットとしてメインメモリ104の送信バッファに格納させる。

[0030]

図6は、メインメモリ104の送信バッファに格納されるアイソクロナスパケットを説明する図である。メインメモリ104の送信バッファに格納されるアイソクロナスパケットは、CIP、SPH、TSP、およびNullPacketが、適宜、組み合わされて構成される。

[0031]

メインメモリ104の送信バッファに格納されるアイソクロナスパケットは、 1つのCIP、1つのSPH、1つのNullPacket、1つのSPH、および1つのNullPacke tから構成されるか、1つのCIP、1つのSPH、1つのTSP、1つのSPH、および1 つのNullPacketから構成されるか、または1つのCIP、1つのSPH、1つのTSP、 1つのSPH、および1つのTSPから構成される。

[0032]

CIPが8バイトで構成され、SPEが4バイトで構成され、TSPが188パイトで構成され、NullPacketが188バイトで構成されるので、メインメモリ104の送信バッファに格納されるアイソクロナスパケットは、常に、392バイトとされる。

[0033]

図7は、NullPacketの構造を説明する図である。NullPacketは、sync_byte,tr ansport_error_indicator、およびPIDなどから構成され、復号に際し、無視されるMPEG2-TSデータである。

[0034]

TSPを受信した受信装置は、TSPに含まれるPIDを抽出し、PIDが0x1fffであるとき、そのTSPがNullPacketであると判定し、NullPacketであるTSPを捨て、PIDが0x1fffでないとき、そのTSPに格納されているデータを利用する。

[0035]

本発明に係る送信装置による、1394バス上のアイソクロナスパケットの送信の タイミングを示すタイムチャートを図8に示す。

[0036]

このように、1394バス上のアイソクロナス伝送の各サイクルにおいて送信され

るアイソクロナスパケットは、同一のサイズである392バイトとされる。1394バスのアイソクロナス伝送に使用される帯域(Isochronous Bandwith Resouce)は、アイソクロナス伝送において送信されるアイソクロナスパケットの最大サイズに対応して確保されるので、アイソクロナスパケットにNullPacketが格納されても、アイソクロナス伝送に使用される帯域が無駄に消費されることはない。

[0037]

CPU101は、1394DMAコントローラ105に、メインメモリ104の送信バッファに格納されているアイソクロナスパケットを1394バスを介して送信させる。

[0038]

IDEコントローラ103は、ストレージデバイス102のデータの記録または 読み出しを制御し、CPU101または1394DMAコントローラ105から供給された データをストレージデバイス102に記録させ、ストレージデバイス102から 読み出したデータを、CPU101、またはメインメモリ104に供給する。

[0039]

メインメモリ104には、CPU101が実行する送信プログラムの処理により、送信バッファとしての領域が確保される。

[0040]

1394DMAコントローラ105は、メインメモリ104の送信バッファに格納されている、同一のサイズのアイソクロナスパケットを、1394バスのアイソクロナス伝送のサイクル毎にDMA転送し(読み出して)、1394バス上をアイソクロナスパケットとして伝送する。

[0041]

ドライブ107は、装着されている磁気ディスク131、光ディスク132、 光磁気ディスク133、または半導体メモリ134に記録されているデータまた はプログラム (CPU101が実行する送信プログラムを含む) を読み出して、そ のデータまたはプログラムを、インターフェース106を介して、CPU11また はメインメモリ104に供給する。

[0042]

これらのCPU101乃至インターフェース106は、内部バスにより相互に接

続されている。

[0043]

次に、図9のフローチャートを参照して、CPU101が実行する送信プログラムによる伝送の処理を説明する。

[0044]

ステップS101において、送信プログラムは、IDEコントローラ103に、MPEG2-TSデータをストレージデバイス102から読み込ませながら、各アイソクロナスサイクルに伝送されるデータ量が常に最大の伝送可能なパケットサイズと等しくなるように、アイソクロナスパケットにNullPacketを付加しながら、メインメモリ104の送信バッファに書き込む。

[0045]

ステップS102において、送信プログラムは、各アイソクロナスサイクル毎に一定のバイト数のデータを送信バッファからアイソクロナス伝送を行うように1394DMAコントローラに指令して、処理は終了する。

[0046]

このように、本発明に係る送信装置は、各アイソクロナスサイクル毎に異なるサイズのアイソクロナスパケットを送信するなどの複雑な制御を必要とせず、小さなリソースで、1394バスを介して、MPEG2-TSデータが格納されたアイソクロナスパケットを送信することができる。

[0047]

上述した一連の処理は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム格納媒体からインストールされる。

[0048]

コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム格納媒体は、図5に示すように、磁気ディ

スク131 (フロッピディスクを含む)、光ディスク132 (CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む)、光磁気ディスク133 (MD(Mini-Disc)を含む)、若しくは半導体メモリ134などよりなるパッケージメディア、または、プログラムが一時的若しくは永続的に格納される図示せぬROMや、ストレージデバイス102などにより構成される。プログラム格納媒体へのプログラムの格納は、必要に応じてルータ、モデムなどのインタフェースを介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。

[0049]

なお、本明細書において、プログラム格納媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

[0050]

また、本明細書において、システムとは、複数の装置により構成される装置全 体を表すものである。

[0051]

【発明の効果】

請求項1に記載の送信装置、請求項3に記載の送信方法、および請求項4に記載のプログラム格納媒体によれば、第2のパケットの記憶が制御され、第2のパケットの大きさが同一となるように、受信側で無視される第3のパケットが第2のパケットに挿入され、第3のパケットが挿入され同一の大きさとされた、記憶されている第2のパケットの送信が制御されるようにしたので、より少ないリソースで第2のパケットを送信することができるようになる。

【図面の簡単な説明】

【図1】

従来のアイソクロナス伝送によりデータを送信する送信装置の構成を示すブロック図である。

【図2】

従来の送信装置により送信されるアイソクロナスパケットを説明する図である

【図3】

従来の、1394バス上のアイソクロナスパケットの送信のタイミングを示すタイムチャートである。

【図4】

従来の送信装置の伝送の処理を説明するフローチャートである。

【図5】

本発明に係る送信装置の一実施の形態の構成を示すブロック図である。

【図6】

メインメモリ104の送信バッファに格納されるアイソクロナスパケットを説明する図である。

【図7】

NullPacketの構造を説明する図である。

【図8】

1394パス上のアイソクロナスパケットの送信のタイミングを示すタイムチャートである。

【図9】


送信プログラムによる伝送の処理を説明するフローチャートである。

【符号の説明】

101 CPU, 102 ストレージデバイス, 103 IDEコントローラ, 104 メインメモリ, 105 1394DMAコントローラ, 106 インタフェース, 107 ドライブ, 131 磁気ディスク, 132 光ディスク, 133 光磁気ディスク, 134 半導体メモリ

【書類名】図面

【図1】



【区	2)																	
れるデータ	•	TSP				TSP			TSP					TSP					
ルに伝送さ		SPH				SPH			SPH					SPH			-		
1アイソクロナスサイクルに伝送されるデータ		TSP	TSP		TSP	TSP	TSP		TSP	TSP	TSP	TSP	TSP	TSP					
174		SPH	HdS		SPH	SPH	SPH		SPH	SPH	SPH	SPH	SPH	SPH					
	,	CIP	CIP	CIP	CIP	GID	dIO	CIP	CIP	CIP	CIP	dIO	GIP	dIO	CIP	OIP			
サイクル	1 7%		L	n+1	n+2	n+3	n+4	n+5	9+u	n+7	n+8	0+u	n+10	n+11	n+12	n+13	•	•	•


【図3】

:CIPヘッダ(8パイト)


(188/%/

n+4

【図4】







【図6】																		
きされるデータ	Ιζρ	NullPacket	NullPacket	NullPacket	TSP	NullPacket	NullPacket	TSP	NullPacket	NullPacket	NullPacket	NullPacket	TSP	NullPacket	NullPacket			
ルに伝送	HQ.	R S	SPH	SPH	SPH	SPH	SPH	SPH	SPH	SPH	SPH	SPH	HdS	SPH	SPH	•		•
1アイソクロナスサイクルに伝送されるデータ	Top	TSP	NullPacket	TSP	TSP	TSP	NullPacket	TSP	TSP	TSP	TSP	TSP	TSP	NullPacket	NullPacket			
141	HO	돐	F.	FS.	쭚	F.	돐	돐	문	RS E	RS.	SPH	FP.	R 문 S	SPH			
- \ \ \ \ \	OTD	OID OID	CIP	CIP	CIP	GID	CIP	CIP	CIP	CIP	CIP	CIP	CIP	CIP	CIP	: .:	-r -:	
サイクルタイム	-	- - -	n +1	n+2	n+3	n+4	n+5	9+u	n+7	n+8	0+u	n+10	n+11	n+12	n+13	•	•	

特2000-255424

【図7】

```
Value
NullPacket() {
                                 No. of bits
                                               0x47
    sync_byte
                                        8
    transport_error_indicator
                                               0
                                        1
    payload_unit_start_indicator
                                               0
                                               0
    transport_priority
                                        1
                                               0x1fff
    PID
                                       13
    Transport_scrambling_control
                                        2
                                               0
    adaptation_field_control
                                        2
                                                1
                                               0
    countinuity_counter
                                        4
    for(i=0:i<184:1++){
                                        8
                                               Oxff
       data_byte
{
```


【図8】

:CIPヘッダ(8パイト)


SPH (4パイト)

· · 5 5 -- □ Ø

:NullPacket(188パイト)



【図9】



【書類名】 要約書

【要約】

【課題】 より少ないリソースでパケットを送信する。

【解決手段】 CPU101は、メインメモリ104へのアイソクロナスパケットの記憶を制御する。CPU101は、アイソクロナスパケットの大きさが同一となるように、受信側で無視されるNullPacketをアイソクロナスパケットに挿入する

- 。1394DMAコントローラ105は、NullPacketが挿入され同一の大きさとされた
- 、記憶されているアイソクロナスパケットの1394バスを介した送信を制御する。

【選択図】 図5

出願人履歴情報

識別番号

[000002185]

1.変更年月日

1990年 8月30日

[変更理由]

新規登録

住 所

東京都品川区北品川6丁目7番35号

氏 名

ソニー株式会社